微电子复习

特征尺寸：沿着微米（70年代）、亚微米（<1um）（80年代）、深亚微米（<0.5um）（90年代中期）、超深亚微米（<0.18um）（近几年）到纳米的方向发展，正逐步步入微观（量子态）态

第一只晶体三极管：1947.12.13，W.Shockley、J.Bardeen、W.Brattain,于美国的Bell实验室

第一块集成电路：美国TI（德州仪器）公司的J.S.Kilby于1958年研制出第一块IC。（仅有12个元件）

集成电路（微电子）发展规律和主要特点：(1)集成度不断提高；(2)小特征尺寸和大圆片技术不断适应发展需要；(3)半导体产品的高性能化和多样化；(高性能其一表现在容量和集成度和速度性能的迅速提高；其二是功能和工作电压性能的明显改善)(4)微电子技术发展的多功能化（多媒体芯片和系统集成芯片SoC的开发正是这种技术的发展趋势）；(5)化合物和宽禁带半导体的新发展

集成电路分类——按结构分：半导体/混合集成电路；按器件结构和工艺：双极型/MOS集成电路

混合集成电路：（主要包括薄膜（厚度小于1um的膜）IC、厚膜IC、薄厚膜IC和多芯片组装（MCM）IC）

补偿：实际上，半导体中并非仅仅只存在一种类型的杂质往往同时包含两类杂质。这时，施主杂质提供的自由电子会通过“复合”与受主杂质提供的空穴相抵消，使总的载流子数目反而减少，这种现象称为“补偿”

补偿型本征半导体：如果施主杂质浓度ND与受主杂质NA近似相等，则由施主杂质提供的自由电子与由受主杂质提供的空穴通过复合几乎完全补偿，半导体中的载流子浓度基本等于由本征激发作用产生的自由电子和空穴浓度。由于现在的半导体中存在大量的几乎完全补偿的施主和受主杂质，为了与真正的“本征”相区别，称之为补偿型本征半导体

漂移电流中的几个概念：热运动、漂移运动（载流子在一定电场E作用下的定向运动称为漂移运动）、迁移率（漂移速度与电场强度之比例因子称为载流子的迁移率）、饱和漂移速度（在电场不是很强的情况下，载流子的漂移速度与电场强度成正比，比例系数就是迁移率。但如果电场很强，由于其他散射作用的存在，漂移速度不再与电场强度成正比，而是趋于一个常数，该速度称为饱和漂移速度）、漂移电流和电导率

载流子复合的种类：1）直接复合2）体内间接复合3）表面复合

PN结电容的种类：1）势垒电容（这种随着外加电压的变化，就出现了载流子电荷在势垒区中的存入和取出，此现象相当于一个电容的充放电。这种与势垒区相联系的电容效应称为势垒电容）；2）扩散电容（扩散区中存储电荷的数量将随着外加电压发生变化，相当于是一种电容效应，称之为扩散电容）

双极晶体管直流电流增益参数：1）发射效率与基区输运系数：电流输运过程中的两个参数：a）注入效率（发射效率：发射极电流Ie中，只有注入到基区的电流分量Ine才可能传输到集电结，因此Ine在发射极总电流Ie中所占的比例反映了发射区向基区注入电流的效率，称为注入效率r，r=Ine/Ie）；b）基区输运系数β*（注入到基区的电流分量Ine有一部分Ivb在基区因复合成为基极电流，在传输到集电结的电流为Inc=（Ine-Ivb），因此Inc与Ine的比值反映了向基区注入的电流在基区的输运效率，称为基区输运系数β*）（P58两个公式）；2）共基极直流增益α0；3）共射极直流增益β0

提高直流增益的途径：(1)减小Re,即提高发射区的掺杂浓度；(2)增大Rb,即减少基区的掺杂浓度，过低会有副作用，所以要适度；(3)减少基区宽度Wb,这是提高电流增益最有效的办法；(4)增大Lnb，提高基区非平衡少子的寿命；(5)增大γ，使基区杂质分布尽量陡峭。

怎样改进特征频率fT：提高晶体管特征频率的主要途径是减小各个时常数，包括1）减小基区宽度，以减小基区渡越时间τb2）减小发射结面积Ae和集电结面积Ac，可以减小发射结和集电结势垒电容，从而减小时常数τe和τc3）减小集电区串联电阻Rc，也可以减小τc

促进MOS晶体管发展的四大技术：1）半导体表面的稳定化技术2）各种栅绝缘膜的实用化3）自对准机构MOS工艺4）阈值电压的控制技术

MOS晶体管四个电极：源s，漏d，栅g，衬底b四个工作区：截止区、线性区、过渡区以及饱和区

MOS晶体管的特点：(1)MOSFET是一种表面型器件，其工作电流沿表面横向沟道流动，其特性与沟道的横向尺寸L和W有很强依赖关系；L越小，ft和gm均越大，且集成度也越高。（减小尺寸有益于MOS特性提高，这是集成电路发展方向，目前的沟道长度可以小到0.1微米左右）(2)MOSFET是多子器件没有少数载流子复合和储存速度较高，提高沟道中载流子迁移率υ有利于特性提高；(3)由于栅、源极间有绝缘介质二氧化硅的隔离，呈现纯电容性高输入阻抗；(4)由于沟道和沟底之间构成PN结，为保证只在沟道中有电流通过，使用时必然使源区、漏区以及沟道区与衬底之间的PN结处于反偏，这样在同一衬底上形成的多个MOS晶体管之间具有自然隔离效果（5）随着工艺技术的不断进步，目前多用多晶硅取代金属铝作MOS晶体管栅电极材料

NPN晶体管管芯工艺流程：初始氧化、光刻一（基区光刻）、基区掺杂、光刻二（发射区光刻）、发射区掺杂、光刻五（引线孔光刻）、蒸铝、光刻六（刻铝）

典型PN结隔离双极集成电路工艺流程：衬底材料、初始氧化、光刻一（埋层光刻）、埋层掺杂（砷）、生长外延层、隔离氧化、光刻二（隔离光刻）、隔离区掺杂（硼）、基区氧化、光刻三（基区光刻）、基区掺杂（硼）、光刻四（发射区光刻）、发射区掺杂（磷）、光刻五（引线孔光刻）、蒸铝、光刻六（刻铝）、合金、表面钝化、光刻七（刻压焊点）、中间测试、划片、装架、键合、封帽、工艺筛选、成品测试

SiO2生长方法：热氧化法、化学汽相淀积法CVD

方块电阻：表征扩散层中掺入杂质总量的参数叫方块电阻；检测方法：四探针法、微电子测试图法

离子注入优点：(1)可以在较低温度下进行（400摄氏度），避免了高温处理；(2)通过控制注入时的电学条件（电流电压）可精确控制浓度和结深，更好的实现对杂质分布形状的控制，而且杂质浓度不受材料固溶度的限制；(3)可选出一种元素进行注入，避免混入其他杂质；(4)可在较大面积上形成薄而均匀的掺杂层，同一晶片上杂质不均匀性优于1%，且横向掺杂比热扩散小得多；(5)控制离子束的扫描区域，可实现选择注入并进而发展为一种无掩膜掺杂技术；

先进的光刻曝光技术——超微细图形曝光技术：远紫外曝光技术、电子束曝光技术、离子束曝光技术、X射线曝光技术

SOI技术（silicon on insulator）：是指先形成一种“单晶硅薄层—绝缘层—衬底材料”的结构，然后采用平面工艺在与衬底绝缘的单晶硅薄层上制备集成电路；优点：1）工艺简单，可简化工艺30%，其成本也已低于体硅工艺水平2）封装密度可比体硅提高40%3）具有良好的抗辐射特性，且消除了CMOS中的闩锁效应4）速度高

典型N阱CMOS工艺流程：(1)N阱生成（1.氧化；光刻一：N阱光刻；3.N阱掺杂）；(2)有源区的确定和场氧氧化（1.淀积氮化硅层；2.光刻二：场氧光刻，有源区光刻；3.氧化层生长；）；(3)生长栅氧化层和生成多晶硅栅电极（1.生长栅氧化层；2.在栅氧化层上再淀积一层作为栅电极材料的多晶硅；3.光刻三：光刻多晶硅；）；(4)形成P沟MOS晶体管（1.光刻四：P沟MOS晶体管源漏光刻；2.P沟源漏区掺杂，通过光刻胶窗口采用离子注入工艺掺入P型杂质；）(5)形成N沟MOS晶体管（1.光刻五：N沟MOS晶体管源漏光刻；2.N沟源漏区掺杂；）(6)光刻引线接触孔（1.氧化；2.光刻六：引线孔光刻；）(7)光刻金属互连线（1.采用蒸发或者溅射工艺在晶片表面淀积金属化层；2.光刻七：互连线光刻；）(8)光刻钝化孔；(9)后工序加工；

集成电路中的电容器：MOS电容、PN结电容；电阻器：扩散电阻、沟道电阻（可能有薄膜电阻）

铝互连线电阻参数：（P150） R=ρL/TW.  ρ为金属膜电阻率；L为互连线长度；W为宽度；T为厚度；

集电区电阻：集成电路晶体管的集电极串联电阻Rc要比分立晶体管的大。Rc的增大将影响晶体管的高频性能和开关性能。尤其在数字电路中，Rc的增大将使晶体管的饱和压降增大，输出低电压提高，所以在数字电路中要特别注意降低Rc。降低Rc措施：可采用低电阻率薄外延片，降低隐埋层薄层电阻，增大发射区集电极引线孔的长度和面积，缩小发射区与集电极之间的距离等。

基区宽度Wb选择：1.大功率管；2.对于高频晶体管和微波晶体管，fT和fmax是重要参数；3.对于超β晶体管可用基区输运系数确定最大的Wb要求

按比例缩小原则：是指当器件版图设计尺寸缩小时，器件的各种性能和芯片面积也将按一定规律（比例）变化

双极IC和MOS IC的比较：(1)制造工艺：MOS晶体管：源和漏可以同时扩散，因此只需要扩散一次；双极IC：必须扩散隐埋层、隔离结、基区和发射区，至少扩散四次；(2)互连：MOS的互连线面积比双极IC的小得多；(3)集成度：双极IC的集成度比MOS电路低得多；(4)性能比较：双极IC跨导与工作电流成比例而与器件尺寸无关，MOS晶体管的gm取决于尺寸和迁移率；MOS不宜用在过高速度和过大电流的场合。